7.5 桁の DMM を達成するための要件はどの程度ですか?
デジタル マルチメータ（DMM）、三相標準メータ、フィールド機器キャリブレータ、高精度 DAQ システム、電子天秤/研究用天びん、地震地球物理計測器、自動試験装置（ATE）の震源計（SMU）/電力測定ユニット（PMU）など、多くの計測アプリケーションは高精度を必要とします。{{0}{1}}これらのアプリケーションでは、DC 信号または低周波数 AC 信号の測定において非常に高い精度が必要です。また、ほとんどの場合、アプリケーションの選択を実装するために使用される関連コンポーネントには、低い INL、高分解能、優れた安定性、再現性が必要です。-その中でも代表的なのがDMMです。
7.5 ビット以上の精度の DMM を構築するために、業界では通常、ディスクリート コンポーネントに基づくマルチ スロープ積分 ADC を使用します。このタイプの ADC は適度な測定精度を確保できますが、その設計とデバッグは非常に複雑であるため、多くのエンジニアは市販の ADC IC を使用して設計を完了しています。過去 10 年間、市場にある 24 ビット ∑ - Δ ADC は、6.5 ビット DMM の設計に広く使用されてきました。 7.5 ビットの精度と直線性を達成するには、より高性能の ADC を使用する必要があります。もう 1 つの課題は基準電圧源にあり、深く埋め込まれたツェナー ダイオード基準電圧源の超低温度ドリフトを達成するには、複雑な外部信号調整回路が必要です。{6}}
この記事では、低 INL SAR ADC、完全に統合された超低温ドリフト高精度基準電圧源、4 チャンネルのマッチング抵抗ネットワーク、ゼロ ドリフト低ノイズ アンプで構成される高精度シグナル チェーン ソリューションを紹介します。{{0}{2}}この記事の理論的分析と精度の計算は、実際の回路設計とテストの参考とガイダンスとして役立ちます。
