オシロスコープ周波数領域測定電源ノイズ測定問題
電源ノイズを解析する過程で、より古典的な方法は、オシロスコープを使用して電源ノイズ波形を観察し、その振幅を測定し、電源ノイズの発生源を特定することです。しかし、デジタルデバイスの電圧が徐々に低下し、電流が徐々に増加するにつれて、電源設計はより困難になり、電源ノイズを評価するためにより効果的なテスト方法を使用する必要があります。この記事は、周波数領域法を使用して電源ノイズを解析するケースです。時間領域波形を観察しても障害が特定できない場合は、FFT（高速フーリエ変換）法を使用して時間周波数変換を行い、時間領域の電源ノイズ波形を周波数領域に変換して解析します。回路をデバッグするときに、時間領域と周波数領域の観点から信号特性を見ると、デバッグプロセスを効果的にスピードアップできます。
シングルボードデバッグプロセス中に、ネットワークの電源ノイズが80mVに達し、デバイスの要件を超えていることが判明しました。デバイスが安定して動作できるようにするには、電源ノイズを低減する必要があります。
この障害をデバッグする前に、電源ノイズ抑制の原理を確認してください。電源分配ネットワークの異なる周波数帯域では、異なるコンポーネントを使用してノイズを抑制します。デカップリングコンポーネントには、電源調整モジュール（VRM）、デカップリングコンデンサ、PCB電源グランドプレーンペア、デバイスパッケージ、チップが含まれます。VRMには、DCから低周波（約100K）まで動作する電源チップと周辺出力容量が含まれます。その等価モデルは、抵抗器とインダクタで構成される2コンポーネントモデルです。中周波帯域（約10K〜100M）を完全にカバーするには、数桁のコンデンサを備えたデカップリングコンデンサを使用するのが最適です。配線インダクタンスとパッケージインダクタンスが存在するため、多数のデカップリングコンデンサを積み重ねても、より高い周波数で機能することは困難です。PCB電源グランドプレーンはプレートコンデンサを形成し、これもデカップリング効果があり、約数十メガバイトです。チップパッケージとチップは、高周波帯域（100M以上）を担当します。 現在のハイエンドデバイスでは、パッケージにデカップリングコンデンサを追加するのが一般的です。このとき、PCB上のデカップリング範囲は数十メガバイト、さらには数メガバイトにまで縮小される可能性があります。したがって、現在の負荷が変わらない場合は、電圧ノイズがどの周波数帯域に現れるかを判断し、この周波数帯域に対応するデカップリングコンポーネントを最適化するだけで済みます。2つのデカップリング要素は隣接する周波数帯域で連携するため、デカップリング要素の臨界点を分析する際には、隣接する周波数帯域のデカップリング要素も考慮する必要があります。
従来の電源デバッグの経験に基づいて、まずネットワークにいくつかのデカップリング コンデンサを追加して、電源ネットワークのインピーダンス マージンを増やし、中周波数帯域での電源ネットワークのインピーダンスがアプリケーション シナリオのニーズを満たすことができるようにしました。その結果、リップルはわずか数 mV 減少し、改善は最小限でした。この結果にはいくつかの可能性があります。1. ノイズは低周波であり、これらのデカップリング コンデンサの範囲内ではありません。2. 容量を追加すると、電源レギュレータ VRM のループ特性に影響し、容量によって引き起こされるインピーダンスの低下は、VRM に関連して劣化が相殺されます。この疑問を念頭に置いて、オシロスコープの周波数領域解析機能を使用して電源ノイズのスペクトル特性を表示し、問題の原因を特定することを検討しました。
オシロスコープの周波数領域解析機能は、フーリエ変換によって実現されます。フーリエ変換の本質は、任意の時間領域シーケンスを、異なる周波数の正弦波信号の無限の重ね合わせとして表現できることです。これらの正弦波の周波数、振幅、位相情報を解析します。これは、時間領域信号を周波数領域に切り替える解析方法です。デジタルオシロスコープによってサンプリングされたシーケンスは離散シーケンスであるため、解析では高速フーリエ変換（FFT）が最も一般的に使用されます。FFTアルゴリズムは、離散フーリエ変換（DFT）アルゴリズムから最適化されています。計算量は数桁削減され、計算が必要なポイントが多いほど、計算の節約が大きくなります。
