スイッチング電源の基本原理は、PWM方形波を使用してパワーMOSチューブを駆動することです。
私は電源の研究開発エンジニアとして、当然さまざまなチップを扱うことが多いです。 エンジニアの中にはチップの内部をよく知らない人もいるかもしれません。 多くの学生は、新しいチップを適用するときにデータシートのアプリケーション ページに直接アクセスし、推奨される設計に従ってペリフェラルを構築します。 終わり。 このように、アプリケーションに問題がなくても、技術的な詳細は無視され、アプリケーション自体の技術的成長にこれ以上の経験は蓄積されません。
1. 基準電圧
ボードレベルの回路設計の基準電源と同様に、チップの内部基準電圧は、チップの他の回路に安定した基準電圧を提供します。 この基準電圧には、高精度、良好な安定性、および小さい温度ドリフトが必要です。 チップ内の基準電圧はバンドギャップ基準電圧とも呼ばれます。この電圧値はシリコンのバンドギャップ電圧に似ているため、バンドギャップ基準と呼ばれます。 この値は約 1.2V で、次の図に示すような構造になります。
ここで教科書に戻り、PN 接合の電流と電圧の式について説明します。
It can be seen that it is an exponential relationship, and Is is the reverse saturation leakage current (that is, the leakage current caused by the minority carrier drift of the PN junction). This current is proportional to the area of the PN junction! That is, Is->S.
このようにして、Vbe=VT*ln(Ic/Is) を推定できます。
上の図に戻ると、VX=VY はオペアンプによって分析され、I1*R1 に Vbe1=Vbe2 を加えたものとなるため、次のようになります。I1=△Vbe/ R1、そしてM3とM4のゲート電圧が同じであるため、電流I1=I2、次の式が導出されます: I1=I2=VT*ln (N/R1) ) N は Q1 Q2 の PN 接合面積の比です!
上の図に戻ると、VX=VY はオペアンプによって分析され、I1*R1 に Vbe1=Vbe2 を加えたものとなるため、次のようになります。I1=△Vbe/ R1、そしてM3とM4のゲート電圧が同じであるため、電流I1=I2、次の式が導出されます: I1=I2=VT*ln (N/R1) ) N は Q1 Q2 の PN 接合面積の比です!
このようにして、最終的にベンチマーク Vref=I2*R2 プラス Vbe2 を取得します。重要な点は、I1 は正の温度係数を持ち、Vbe は負の温度係数を持ち、N 値で調整しますが、非常に優れた温度補償を実現できます。 安定した基準電圧を得るために。 業界では通常、N は 8 に従って設計されます。 温度係数をゼロにしたい場合は、式に従って Vref=Vbe2 プラス 17.2*VT を計算します。つまり、約 1.2V になります。 電源リップル抑制PSRRなどの問題があり、そのレベルに限定されており、深く掘り下げることはできません。 最終的なスケッチは次のようになります。もちろん、オペアンプの設計は非常に特殊です。
